查看它以放置它：使用视觉语言模型改进宏放置

我们建议使用视觉语言模型（VLM）在芯片布局规划中进行宏布局，这是一项复杂的优化任务，最近通过机器学习方法显示出了有希望的进步。由于人类设计师严重依赖空间推理来在芯片画布上排列组件，因此我们假设具有强大视觉推理能力的 VLM 可以有效地补充现有的基于学习的方法。我们引入了 VeoPlace（视觉进化优化布局），这是一种新颖的框架，它使用 VLM，无需任何 微调，通过将基础布局器限制在芯片画布的子区域来指导基础布局器的操作。 VLM 建议通过进化搜索策略针对最终的放置质量进行迭代优化。在开源基准测试中，VeoPlace 在 10 个基准测试中的 9 个中优于基于先验学习的最佳方法，峰值线长减少超过 32%。我们进一步证明，VeoPlace 可以推广到分析布局器，从而提高了 DREAMPlace 在所有 8 个评估基准上的性能，增幅高达 4.3%。我们的方法为电子设计自动化工具开辟了新的可能性，这些工具利用基础模型来解决复杂的物理设计问题。