SCALE：高级节点本地 P&R DRV 修复的自监督约束感知布局生成

随着半导体制造向 2nm 以下节点发展，本地布局布线 (P&R) 设计规则违规 (DRV) 修复越来越受到复杂规则交互、密集多层布线几何结构和代工厂特定约束的限制。虽然 大语言模型 (LLM) 最近在 EDA 脚本和文档方面展示了强大的能力，但它们在视觉布局理解方面的应用在很大程度上仍未得到探索：从布局图像诊断 DRC 违规需要精确的几何推理和通用 VLM 训练中缺少的铸造厂特定规则知识。我们提出了 SCALE，一个具有自我监督布局生成阶段的框架，用于高级节点上的本地 DRV 修复。多层布局几何图形被序列化为结构化文本，并且经过微调的语言模型学习如何仅从周围的 BEOL 上下文中重建随机屏蔽的多边形，而无需使用违规标签。在推理时，自然语言规则约束和高温采样引导生成多样化的、易于违规的布局变体，并由工业签核 DRC 检查器验证，生成带 DRC 注释的布局违规对，用于微调域适应的 DRC-VLM。该 VLM 为本地 DRV 修复提供了规则感知的几何指导，将最先进的代理在 100 个真实的亚 2 纳米案例（涵盖外壳、间距、宽度和颜色间距违规）上的解决率提高了 +12--25%（高达 97%）。