论文
AgentDV:用于硬件设计验证的闭环代理 AI
AgentDV: Closed-Loop Agentic AI for Hardware Design Verification
摘要
寄存器传输级 (RTL) 验证占据了现代片上系统 (SoC) 开发工作的主要部分。然而,最近基于 LLM 的验证代码生成通常无法生成可运行、设计一致且可覆盖的测试平台。我们推出了 AgentDV,这是一个用于自动生成 RTL 验证环境的闭环代理 AI 框架。 AgentDV 通过结合 LLM 引导分析、测试平台构建、仿真、覆盖测量和迭代细化,将单次 LLM 测试平台生成转换为基于工具的验证管道。该框架引入了三个关键思想:1)可运行性过滤,以拒绝无效的生成环境;2)基于 CSR 的检查,以减少幻觉信号和不正确的预期行为;3)覆盖引导迭代,以根据测量的验证差距重新生成测试。我们在挑战 DUT 和公共 OpenTitan 外设和安全 IP 块上使用三个 LLM 来评估 AgentDV。根据我们的分析,我们观察到直接的单次提示无法在基准测试中产生有效的覆盖生成环境。 AgentDV 使用 Claude Sonnet 4.6 对四个 DUT 实现了 100% 的通过率,对所有 DUT 的平均通过率达到 80.9%。同样,Llama 和 Qwen 模型的平均通过率分别为 58.7% 和 60.6%。此外,对于 Claude Sonnet 4.6、Llama 和 Qwen 模型所考虑的基准,平均线路覆盖率为 74.5%、69.1% 和 64.9%,分支覆盖率为 88.4%、82.3% 和 76.7%。