SGAnalog：源于开源硅流片的端到端电路基准

现有的模拟集成电路设计基准使两个问题难以回答：模型是否学习了可转移的电路技能而不是回忆熟悉的示例，以及其输出是否在定义的流程和测试条件下工作。我们引入了一个由与 Tiny Tapeout 制造梭相关的人为设计的开源电路构建的基准。该集合包含 273 个拓扑不同的顶级设计。每个源都在其班车提交记录的修订版本中检索，并在固定的容器化环境中进行处理。该管道从同一源文件中导出每个符合条件的原理图图像及其 SPICE 网表，为转录提供精确的结构参考。提交日期支持特定于模型的训练截止分析，而作者测试平台则提供用于调整大小的模拟上下文。该基准测试评估原理图到网表的转录和器件尺寸调整。在一组固定的 66 个转录任务上的 7 个模型中，最强的模型达到了 56.1% 的精确图同构性，而 7 个模型中有 6 个从小型到中型急剧下降。对于一个前沿模型，删除作者选择的标签会减少精确匹配，同时保留聚合结构 F1，这表明标签可以帮助连接性追踪。在 17 项规模调整任务中，领先模型收敛于所有 17 项建议，相对于人类参考达到 91.2 分（满分 100 分），而两个最新的 Claude 模型则拒绝了他们无异议转录的 4 项和 11 项相同提示；没有尺寸的提案得分为零。这两项任务产生不同的模型排名，暴露出不同的视觉和设计能力，并且在一个系列中，是策略而不是能力限制。